Micron готовит память G11: более 400 слоев и удвоение плотности хранения данных

Компания Micron представила амбициозные планы по развитию полупроводниковой памяти и анонсировала технологию G11. Новая разработка обещает удвоить плотность хранения данных за счет перехода на конструкции с количеством активных слоев более четырехсот, а также существенно нарастить скорость интерфейса ввода-вывода.

Массовое производство инновационной памяти запланировано на вторую половину 2027 года. По данным разработчиков, проект направлен на улучшение характеристик как клиентских и серверных твердотельных накопителей, так и специализированных систем хранения для задач искусственного интеллекта, которые требуют большей пропускной способности и энергоэффективности.

Особенности технологии G11 и переход на соединение пластин

Представители компании подчеркивают, что G11 станет самым передовым решением в сфере NAND-памяти в мире. Ожидается, что новинка обеспечит двукратный рост битовой плотности по сравнению с предыдущим поколением G9 (с примерно 21 Gb/mm² до 42 Gb/mm² для 3D TLC), увеличит скорость передачи данных интерфейса до 5,400 MT/s (по сравнению с 3,600 MT/s у предшественника), а также снизит энергопотребление на один переносимый бит более чем на 25 процентов.

Главным техническим изменением в поколении G11 станет внедрение метода склеивания пластин (wafer-on-wafer bonding). Такой подход позволяет изготавливать ячейки памяти и периферийные схемы управления на отдельных кремниевых пластинах с применением разных технологических норм (новый узел 3D NAND для массива и процесс логической фабрики для схем и ввода-вывода), после чего соединять их в единое устройство. Подобная независимая оптимизация массивов и логики обеспечивает дополнительную гибкость при проектировании накопителей, давая больше емкости и производительности.

Масштабирование по вертикали и новые слои

Переход на конструкции с числом слоев более 400 знаменует собой серьезный шаг вперед по сравнению с актуальной линейкой G9 (N160), значительно превосходя решения конкурентов вроде Kioxia BiCS10 или Samsung V10. Хотя точное количество активных уровней wordline и конфигурация многоярусных структур производителем пока не раскрываются, отмечается использование индустриального передового шага ячеек памяти. Плотность размещения данных возрастает как благодаря увеличению вертикальных уровней, так и за счет уменьшения геометрических размеров ячеек.

Специалисты компании, включая президента по технологии и продуктам Скотта ДеБоера, отмечают своевременность внедрения технологии wafer-on-wafer, поскольку именно сейчас она стала экономически целесообразной и способной обеспечить необходимые спецификации конечного продукта.

Перспективы развития памяти за пределами G11

В планах компании на будущее заложено дальнейшее трехмерное масштабирование памяти по всем трем измерениям (XYZ), а не только простое наращивание слоев. Если ранние этапы развития 3D NAND опирались преимущественно на добавление вертикальных слоев, то последующие поколения потребуют уменьшения размеров элементов также по горизонтальным осям X и Y, чтобы улучшить битовую плотность и сдержать производственную сложность.

Для реализации этих задач разработчики занимаются поиском и внедрением новых перспективных высокоподвижных материалов, сверхплотных архитектур ячеек, а также созданием более энергоэффективных устройств и путей передачи данных. Данные технологические решения призваны улучшить характеристики транзисторов, обеспечить дальнейшее сокращение размеров ячеек памяти и снизить энергозатраты на перемещение информации внутри NAND-устройств.

Подробные технические спецификации и окончательные производственные графики по следующим поколениям памяти будут обнародованы ближе к запуску серийного выпуска G11 во втором полугодии следующего года.