Компания TSMC сообщила о достижении впечатляющих показателей выхода годной продукции при использовании технологии CoWoS — фирменного метода продвинутой упаковки кристаллов. На сегодняшний день базовый уровень эффективности при работе с текущими решениями CoWoS составляет около 98%. Технология позволяет объединять на одной подложке компоненты общей площадью, в 5,5 раза превышающей лимит стандартного фотошаблона (ретикля), что эквивалентно 858 мм². В результате TSMC успешно масштабирует интеграцию кремниевых решений суммарной площадью до 4 720 мм², при этом частота возникновения дефектов в таких сложных конструкциях удерживается на крайне низком уровне в 1–2%.

Серийное освоение крупногабаритных чипов

Хотя технология CoWoS-L находится в эксплуатации уже некоторое время, именно текущий 2026 год стал отправной точкой для полноценного массового производства чипов с использованием 5,5-кратной площади ретикля. Тайваньский производственный гигант, неизменно демонстрирующий высокий уровень соблюдения дорожных карт, уже готовит почву для еще более масштабных проектов. В планах компании — освоение производства интегральных схем с площадью, достигающей 14-кратного размера ретикля, что позволит размещать на единой гигантской подложке кремний совокупной площадью до 12 012 мм².

Согласно прогнозам, реализация данной технологии намечена на 2029 год, когда производственные мощности TSMC перейдут к серийному выпуску продукции с использованием техпроцесса A13. Стабильность графиков компании поддерживает высокий уровень доверия среди ключевых заказчиков, что обеспечивает полную загрузку производственных мощностей как для изготовления самих полупроводников, так и для их последующей высокотехнологичной упаковки.

Инженерные вызовы при работе с масштабом

Создание изделий, выходящих за рамки 3-кратного лимита фотошаблона, требует от инженеров особой осторожности. Одной из критических проблем остается тепловая деформация (thermal warping), которая способна провоцировать серьезные механические повреждения и нарушать целостность структуры. Компания ведет непрерывную работу с клиентами, разрабатывая методы компенсации этих эффектов для обеспечения надежности конечных продуктов.

Развитие гибридных соединений SoIC

Помимо развития классического направления CoWoS, TSMC активно совершенствует технологию гибридной пайки SoIC. Массовое производство с использованием шага (pitch) гибридной связи в 6 микрон было запущено еще в прошлом году. К 2029 году производитель намерен уменьшить этот параметр до 4,5 микрон, что позволит реализовать стековую компоновку для кристаллов, изготовленных по нормам A14.

Технология SoIC на текущий момент рассматривается как одно из ключевых альтернативных решений в арсенале TSMC, обладающее рядом преимуществ перед стандартными методами корпусирования:

• Плотность межсоединений: технология позволяет добиться показателя, превышающего стандартные решения более чем в 50 раз.
• Энергетическая эффективность: по сравнению с традиционными конструкциями, энергопотребление при передаче сигналов снижается в пять раз, что критически важно для высокопроизводительных вычислительных систем.

Источник: techpowerup.com